三星宣布3nm成功流片！

当FinFET在5nm以下的技术节点包括3nm、1．5nm上出现各种问题，甚至彻底失效的时候，人们应该如何制造晶体管密度更高、单个晶体管典型尺寸更小的芯片呢？这也是为什么此次三星采用了GAA架构推进3nm制程的原因。

所谓的GAA架构，是一个周边环绕着Gate的FinFET架构，依照专家的观点，GAA架构的晶体管能够提供比FinFET更好的静电特性，可满足某些栅极宽度的需求。而这主要表现在同等尺寸结构下，GAA的沟道控制能力得以强化，藉此给予尺寸进一步微缩提供了可能性。相较传统FinFET的沟道仅 3 面被栅极包覆，GAA若以奈米线沟道设计为例，沟道的整个外轮廓都被栅极完全包裹住，这就代表着栅极对沟道的控制性能就更好。在应用了GAA技术后，业内估计基本上可以解决3nm乃至以下尺寸的半导体制造问题。

当然，目前已知的4种不同形态的GAA架构分别包括：

·比较常见的纳米线技术，也就是穿透栅极的鳍片采用圆柱或者方形截面；

·板片状结构多路桥接鳍片，穿透栅极的鳍片被设计成水平板状或者水平椭圆柱状（长轴和基地平行）截面；

·六角形截面纳米线技术，顾名思义，纳米线的截面是六边形；

·纳米环技术，穿透栅极的鳍片采用环形方案。

这四个主流技术是目前GAA研究的主流方向。三星很久之前就在发布会上详细解释了自家的GAA技术方案，说明自家采用的是板片状结构多路桥接鳍片（Multi－Bridge Channel FET，缩写为MBCFET），并根据不同的场合有不同的改变。三星认为，目前主流的纳米线GAA技术，沟道宽度较小，因此往往只能用于低功率设计，并且制造难度比较高，因此三星没有采用这种方案。并且三星认为FinFET在5nm和4nm工艺节点上都依旧有效，因此在3nm时代三星才开始使用新的MBCFET技术。

3nm进展，台积电依然领先一步

三星3nm流片成功，这对芯片行业无疑是一个重磅消息。不仅给了全球半导体更大的市场空间，也让各大巨头们开始加速3nm的研发设计。

但综合来看距离芯片代工霸主台积电还是落后一步，据悉，台积电在多年前就已开始研发并谋划3nm量产事宜。在最近几个季度的财报分析师电话会议上，台积电CEO魏哲家也有谈及这一工艺。从魏哲家透露的信息来看，他们3nm工艺的研发在按计划推进，同5nm工艺相比，3nm工艺将使晶体管的密度提升70％，性能提升15％，能耗最高可降低30％。同时魏哲家还在分析师电话会议上透露过3nm将在今年下半年风险试产，并将在2022年大规模量产的消息。结合外媒报道台积电从先后在美国投资建立5nm、3nm芯片工厂这一点也足以看出苗头，其3nm工艺成熟在望。

不出意外的话，2022年也许会迎来一波3nm芯片上市潮。对此，各位读者又是怎么看呢？